



Faculty of
Science and
Technology
Tokushima University

遅延劣化予測を可能にするフィールドテスト技術

[キーワード: フィールドテスト, 遅延劣化, 温度電圧センサ]

助教 三宅庸資

内容:

最先端のVLSIでは経年劣化に起因する故障が増加している。回路の劣化による遅延増加を検出するには、出荷後のフィールドで定期的に遅延測定を行うことが有効であり、テスト履歴からVLSIの劣化を予測することが可能である。しかし、回路の遅延は測定時の温度や電圧の影響により変動する。そのため、VLSIの動作環境に依存しない高精度な遅延測定を実現するには、チップ内部に組み込み可能なデジタル温度・電圧センサの活用が不可欠である。

本研究では、信頼性設計やテスト容易化設計を基盤として、オンチップ遅延測定のフィールドテスト技術(図1)の実用化を目的とする。具体的には、製造ばらつきや動作環境の影響を考慮した遅延測定技術、温度電圧センサの自己補正手法、ならびにチップ毎の劣化傾向の差異に対応可能な劣化予測手法(図2)などについて研究を行っている。これらの有効性は、シミュレーションおよび試作チップによる評価や実チップを用いた劣化加速試験(図3)によって評価している。さらに、フィールドテスト技術のFPGAへの適用に向けて、FPGAに適した設計手法の開発やIoT機器を用いた評価も行っている。

分野: 計算機システム

専門: 計算機工学

E-mail: miyake.yousuke@tokushima-u.ac.jp

Tel. 088-656-7473

Fax: 088-656-7473

HP: <https://researchmap.jp/miyake1223/>




図1 フィールドテスト向けオンチップ遅延測定のコンセプト




図2 劣化予測手法
(チップ毎の劣化に対応)

図3 劣化加速試験の結果
(180nmチップの劣化評価)